原子層沉積突破1nm線寬！量子計算PCB實現單電子操控

來源：發布時間：2025-07-04

ASML與IMEC聯合開發的原子層沉積技術（ALD）已實現1nm線寬的電路制造，這一突破使量子計算PCB能精細控制單電子隧穿效應，量子比特相干時間從100μs提升至1.2ms。某量子計算初創公司采用該技術制造的72比特處理器，錯誤率從0.05降至0.002。

一、工藝：從“微米級刻蝕”到“原子級生長”

ALD技術通過交替通入反應氣體（如四甲基環戊二烯鉑與氧氣），在基板表面逐層沉積原子，其重要優勢：

1. 厚度控制精度：單層原子厚度達0.3nm，實現量子點電極的原子級平滑表面（粗糙度＜0.1nm）；

2. 三維共形沉積：在高深寬比（20:1）的通孔內壁均勻鍍膜，解決傳統PVD技術的階梯覆蓋問題；

3. 雜質控制：真空環境下雜質含量＜1ppm，滿足量子比特對環境噪聲的嚴苛要求。

二、量子PCB制造流程

1. 基底預處理：采用Ar等離子體清洗，使SiO?表面羥基密度達5個/nm2；

2. 電極沉積：通過200次ALD循環形成5nm厚的Pt電極，方塊電阻＜1Ω/□；

3. 約瑟夫森結制備：利用電子束光刻定義100nm×100nm結區，再通過ALD沉積2nm厚的Al?O?絕緣層；

4. 封裝保護：采用CVD生長的200nm金剛石涂層，隔絕外界磁干擾。

三、技術落地挑戰與對策